Entwicklung eines kombinierten Auslese- und Echtzeit-Triggersystems zum Nachweis von Elektronen/Positronen-Signaturen in einem elektromagnetischen Schauerdetektor

Thumbnail Image

Files

PetriMarkus-2000-09-15.pdf (7.61 MB)

Date

2000

Authors

Advisors/Reviewers

Further Contributors

Contributing Institutions

Publisher

Journal Title

Journal ISSN

Volume Title

Publisher

License

In Copyright
In Copyright

Quotable link

DOI:
http://dx.doi.org/10.22029/jlupub-9474

Abstract

Das Dileptonenspektrometer HADES (High Acceptance DiElectron Spectrometer) wird derzeit am Schwerionensynchrotron derGesellschaft für Schwerionenforschung (GSI) in Darmstadt aufgebaut und in Betrieb genommen. Das aus mehreren Teildetektorenaufgebaute Spektrometer besteht aus einem ringabbildenden Cherenkov-Detektor (RICH), einem elektromagnetischen Schauerdetektor(SHOWER) und einer Flugzeitwand (TOF) zur Teilchenidentifizierung sowie einem Magnetspektrometer zur Impulsbestimmung dergeladenen Teilchen, bestehend aus Minidriftkammern (MDCs) und einem supraleitenden Magneten. Konzipiert für die Spektroskopie vonElektron-Positron-Paaren (Dielektronen-Paare) im invarianten Massebereich bis 1.1 GeV/c2 erlaubt das Spektrometer die Untersuchungvon Schwerionenreaktionen sowie pion- und protoninduzierten Reaktionen. Zentrale experimentelle Fragestellungen sind dabei dieUntersuchung der elektromagnetischen Struktur von Hadronen sowie mediumbedingte Modifikationen von Hadroneneigenschaften. Der Nachweis von Dielektronen aus einem elektromagnetischen Zerfall innerhalb eines von Hadronen dominierten Untergrundes erfordertneben einem hochselektiven Spektrometer ein Auslese- und Echtzeit-Triggersystem, das hohe Ereignis- und Datenraten verarbeiten kann.Zentrales Element des mehrstufigen HADES-Echtzeit-Triggersystems ist dabei der Second-Level-Trigger (LVL2-Trigger). DieseTriggerstufe lokalisiert Signaturen von Elektronen bzw. Positronen in den verschiedenen Teildetektoren des Spektrometers und selektiertEreignisse mit Dielektronen in einem vorgegebenen invarianten Massebereich. Ziel dieser Ereignisselektion ist eine Reduktion derEreignis- und Datenraten um einen Faktor 100. In der vorliegenden Arbeit wird die Struktur sowie die technische Realisierung der entsprechenden Elemente des Auslese- undLVL2-Triggersystems für den HADES- Schauerdetektor beschrieben. Das kombinierte System besteht aus zwei 6U-VME-Einschubkartenpro Detektorsegment, die die Auslese sowie die gleichzeitige Analyse der digitalisierten Ladungswerte der segmentierten Kathodenfelderdes Schauerdetektors ermöglichen. Die Echtzeit-Analyse im Triggersystem umfaßt dabei die Kalibration der Ladungswerte und dasErkennen von Signaturen elektromagnetischer Schauer in den drei Ebenen des Detektors, die aus jeweils 32 x 32 Kathodenfeldernbestehen. Die Analyseergebnisse der Triggerstufe werden mittels einer weiteren VME-Einschubkarte an die nachfolgenden Einheiten desLVL2-Triggers zur Bildung der LVL2-Triggerentscheidung weitergeleitet. Die Verarbeitung der zwischengespeicherten Daten imAuslesesystem erfolgt dann entsprechend der vom LVL2-Triggersystem bereitgestellten Triggerentscheidung. Die pro Einschubkartesowohl im Auslese- als auch im Triggerzweig zu verarbeitende Datenrate beträgt 180 MByte/s und erfordert insgesamt ca. 1010prozessoräquivalente Operationen pro Sekunde. Die eigentliche Analyse der 1536 Kathodenfelder benötigt 6,4 [mikro]s bei einermaximalen Latenzzeit von 10 [mikro]s. Darüber hinaus wurde ein in Hardware implementierbarer Schauererkennungs- algorithmus entwickelt und mit Daten aus einervollständigen Detektorsimulation getestet und optimiert. Bei der technischen Realisierung der Aufgabenstellung wurden im großen Umfangprogrammierbare Logikbausteine (PLDs) eingesetzt, so daß eine Anpassung der Funktionalität der entwickelten Hardware an andereexperimentelle Fragestellungen jederzeit möglich ist. Das hohe Maß an Flexibilität sowie die modulare Gestaltung lassen darüber hinausden Einsatz der Einschubkarten in anderen Trigger- und Auslesesystemen denkbar erscheinen. Die Beschreibung der Funktionalität der programmierbaren Logikbausteine erfolgt in der standardisierten Hochsprache VHDL (VHSIC1Hardware Description Language), so daß eine vollständige funktionale Simulation sowie eine Timing-Simulation der vorliegendenHardware gewährleistet ist.

Link to publications or other datasets

Description

Notes

Original publication in

Original publication in

Anthology

Collections

Dissertationen/Habilitationen

URI of original publication

Forschungsdaten

Series

Citation